

DOI:10.19651/j.cnki.emt.2106781

基于 ARM 的多路采集系统设计

赵一帆 管雪元 刘雨顺

(南京理工大学 瞬态物理国家重点实验室 南京 210096)

摘要: 火箭飞行过程中的状态数据是评估其飞行性能的重要内容,针对火箭飞行时的各项传感器数据的采集存储问题,设计了一套采集系统。在系统硬件设计方面,采用模块化设计,以 ARM Cortex-M 系列的 STM32H753 芯片作为控制核心,采用 16 位高速 ADC 芯片 AD7606 保证系统的效率、采用开关采样控制芯片 ADG1206 提升了系统的同步性能,最后采用 NANDFLASH 芯片 MTFC32GAKAECN-4M 保证了系统的存储。软件设计方面,采用 A/D 转换、DMA 传输的方案,确保了数据的正确采集、有效传输和稳定储存。最后,在系统测试中,输入模拟电压信号来模拟火箭飞行时各项传感器数据,进行采集和存储实验,计算分析了系统的采集精度、稳定性和存储性能,验证了系统的可靠性和正确性。

关键词: STM32H753; 数据采集; AD7606; ADG1206; 数据存储

中图分类号: TP274+.2 文献标识码: A 国家标准学科分类代码: 510.4030

Design of multi channel acquisition system based on ARM

Zhao Yifan Guan Xueyuan Liu Yushun

(National Key Laboratory of Transient Physics, Nanjing University of Science and Technology, Nanjing 210096, China)

Abstract: The state data of rocket in flight is an important content to evaluate its flight performance. Aiming at the collection and storage of various sensor data during rocket flight, a collection system is designed. In the aspect of system hardware design, modular design is adopted, and STM32H753 chip of ARM Cortex-M series is used as the control core, and AD7606 chip of 16 bit high-speed ADC is used to ensure the efficiency of the system, the synchronous performance of the system is improved by using switch sampling control chip ADG1206. Finally, the NANDFLASH chip MTFC32GAKAECN-4M is used to ensure the system storage. In terms of software design, the scheme of A/D conversion and DMA transmission is adopted to ensure the correct data acquisition, effective transmission and stable storage. Finally, in the system test, the analog voltage signal is input to simulate various sensor data during the rocket flight, and the collection and storage experiments are carried out. The collection accuracy, stability and storage performance of the system are calculated and analyzed, and the reliability and correctness of the system are verified.

Keywords: STM32H753; data acquisition; AD7606; ADG1206; data storage

0 引言

嵌入式技术随着科技的不断进步而被越来越广泛的应用,尤其是国防领域,航空航天领域。文献[1]指出国内外发展数据采集系统的现状,其中国际上研发数据采集系统的主流厂家有 Controlex、Calculex 等,其研制出的在高过载加速的前提下,利用 FRAM 作为存储芯片的弹载数据采集存储系统可正常运行。国内的航天院所及军工院校积极展开对存储容量扩展、存储介质、存储速度等方面的研究,现如今国内将存储介质研究上从 SRAM 到 FLASH,存储速度以及存储容量都得到了提升。文献[2]指出不同存储器在不同领域的应用。在火箭发射和飞行过程中的数据采集和存储需要高速、高可靠的主控 ARM 芯片来完成。

选择了主频为 400 M 的 STM32H753 作为主控芯片,其多个外设接口及丰富的 I/O 资源可以满足高速的传输和存储要求。为此,基于 STM32H753,连接 ADC 芯片 AD7606,并外接 NANDFLASH 芯片完成了数据存采集储系统的设计,并在测试和验证阶段,成功采集并存储到各通道输入的数据,满足后续分析的要求^[3]。

1 系统硬件设计

1.1 整体框架设计

系统整体设计的控制中心是 ARM,由于运载火箭的设计需要集成化、系统化、高速化、智能化,在同步传感器输出的 128 路采集数据,在高过载和强电磁干扰的情况下精

准采集数据, 高速存储方面对系统的器件选型上有了更高要求^[1]。采用 Cortex-M7 内核的 STM32H753 芯片作为主控制器, 相比于其他系列的 ARM 芯片, STM32H753 芯片具有超高性能的 MCU, 在系统设计方面具有先进性。其工作主频可达 400 MHz^[5], 支持浮点数处理, 接口丰富, 能够满足数据采集存储要求。写入存储模块的数据速率为 4 Mbit/s。高速缓存主要指标如下: 高达 512 kB 通用数据存储器^[6]、16 kB+16 kB 指令和数据存储器、2M 内置闪存 FLASH、2 个通用 DMA 控制器、2 个高速 USB 口、2 个通用 UART 等^[7]。

数据存储模块采用镁光公司的 SLC 工艺 NANDFLASH 芯片^[8], 具有温度特性强、可靠性高的特点, 选用的型号为 MTFC32GAKAECN-4M, 单片存储容量为 32 GB, 该芯片采用 1 片。系统结构如图 1 所示。




图 1 系统结构

1.2 A/D 转换

系统要求对 128 路信号进行采集, 考虑到采集系统所处的环境, 为了用最少的器件实现最大的功能, 设计多路模拟开关共用一个 A/D 转换芯片, 既可同步输出信号, 又能控制器件数量。系统模数转换模块采用 AD7606^[9]芯片, 该芯片的主要技术指标有: 8 路同步采样输入、转换时间为 4 μs、具有模拟输入钳位保护、等效输入阻抗为 1 MΩ 的输入缓冲区、提供 40 dB 二阶抗混叠滤波模拟滤波器、提供串行及并行接口^[10]。图 2 是 AD7606 的硬件设计原理。

ADC_IN0~ADC_IN7 为共计 8 路单端模拟输入信号, 其输入信号的值可由 RANGE 引脚确定, 模拟输入信号可采集箭体的力传感器、温度传感器的输出电压。PAR/SER/BYTESEL 引脚接地即代表与低电平相连, 为并行工作模式。DB0~DB15 为并行输出数据位, 连接主控芯片 STM32H753 的输入端。CONVSTA 和 CONVSTB 是转换开始输入 A 和转换开始输入 B, 这些逻辑输入用来启动模拟输入的通道转换。在并行模式下, CS 和 RD 为逻辑低电平, 输出总线使能。

为了提升数据采集系统的同步性能, 需在 A/D 转换前增加采集开关电路, 选择了 ADG1206 芯片。采集开关电路 ADG1206 主要电特性有: 16 路输入通道、3 V 逻辑兼容输入、轨到轨工作模式、使能导通时间为 75 ns、使能关断时间为 85 ns^[12]。




图 2 AD7606 原理

图 3 为 ADG1206 原理, 每片有 16 个输入端和 1 个输出端。其中 AIN0~AIN15 为外部信号输入端; ADC_IN0 是输出端, 连接至 AD7606 的输入端。可以根据不同的输入路数的需求, 增加 ADG1206 的数量, 对于 128 路信号输入, 需要 8 片 ADG1206, 每个 ADG1206 芯片串行选择 16 路传感器信号通道, 16 位 AD 转换器 AD7606 可同步采集 8 个开关芯片 ADG1206 的输出信号, 即 8 片 ADG1206 的 29 引脚“D”分别连接至 AD7606 的 V1~V8 引脚, 从而保证 128 路传感器信号的采集具有极高的同步性能^[13]。




图 3 ADG1206 原理

图4为ADG1206的片选信号与输入通道的位置关系图。




图4 ADG1206 架构图

表1为ADG1206片选使能关系表。

根据设计需求,一套采集系统需要连接128路信号输入,为了提高时间同步性,将ADG1206连接至AD7606的信号输入端,每片ADG1206可以通过片选控制16路信号的输入,如图5所示,图中右侧为信号输入的方向,每16路

信号为一组,通过ADG1206按时序控制输入至AD7606,后传入ARM芯片进行处理。

表1 ADG1206 使能表

A3	A2	A1	A0	EN	On Switch
X	X	X	X	0	None
0	0	0	0	1	1
0	0	0	1	1	2
0	0	1	0	1	3
0	0	1	1	1	4
0	1	0	0	1	5
0	1	0	1	1	6
0	1	1	0	1	7
0	1	1	1	1	8
1	0	0	0	1	9
1	0	0	1	1	10
1	0	1	0	1	11
1	0	1	1	1	12
1	1	0	0	1	13
1	1	0	1	1	14
1	1	1	0	1	15
1	1	1	1	1	16




图5 采集部分互联图

1.3 存储单元设计

为了将采集到的运载火箭飞行过程中的数据进行采集存储,采用EMMC作为存储单元,在移动设备中,具有很大的普及性。由主控制器,快闪存储器,MMC接口等不同模块组成,具有小型化、速度快、易于移植等优点。这种基于嵌入式的存储方案在存储方面可以满足经济、稳定、性能、易用等需求,因此可以广泛运用。其接口速度可以达到52 Mbytes/s,其接口电压通常是1.8 V或3.3 V。它的控制器是在NAND闪存芯片上集成的。将控制器与NAND进行封装,从而得到一颗新的BGA芯片,因此在设计PCB的时候,大大减少了对其主板空间的占用。

在EMMC内部,NANDFLASH芯片(Flash内存阵列)和Device Controller芯片(也叫Flash控制器、EMMC控制器)封装在一起。EMMC可以调整主机和从机的工作方式。EMMC的主要优点是在内部封装了一个Flash控

制器,它负责管理内存,并提供接口。NANDFLASH具有较大的存储容量,因此可以满足对存储容量的要求。为了将内部芯片和外部多媒体进行连接,可通过Flash控制器进行协议转换。EMMC与ARM都有丰富的接口,其互联方式如图6所示。




图6 ARM 和 EMMC 互联关系图

CLK是同步的时钟信号。DATA Strobe信号频率与CLK相同,可以同步从Device端输出的数据,是从设备端STM32H753输出的时钟信号。当主机发送CMD信号,即是发送STM32H753的命令和EMMC的请求。DAT0-7为EMMC的双向数据总线,用于ARM和EMMC之间的

数据通信^[14]。当 DAT0~7 处于高电平, 即没有数据传输。当 DAT 线在只能支持单向传输的时候, ARM 和 EMMC 两者中只有一方可以控制。如果用户自己配置, 用户可以选择自己需要的 DAT 线的数量。图 7 是 EMMC 硬件电路^[15]。




图 7 EMMC 原理

2 系统软件设计

2.1 A/D 转换

AD7606 上的采样由 CONVST 信号控制。在转换开始输入信号 CONVST 之后, BUSY 引脚转变为逻辑高电平, 即开始进行转换过程^[16]。此后 BUSY 保持高电平不变, 直到转换过程结束。BUSY 的下降沿表示数据寄存器正锁存转化数据, 即此时方便读取数据, 也表示转换过程已经结束。在并行模式下, 当片选信号 CS 和 RD 为低电平时, 即可触发使能, 数据进行传输。其中 $t_1 \sim t_6$ 的时序要求如表 2 所示。

表 2 AD7606 时序表

参数	描述	时序要求
t_1	最短的 CONVST 低电平脉冲宽度	25 ns(min)
t_2	BUSY 下降沿到 CS 下降沿设置时间	0 ns(min)
t_3	CS 到 RD 设置时间	0 ns(min)
t_4	RD 低电平脉宽	21 ns(min)
t_5	RD 高电平脉宽	15 ns(min)
t_6	RD 下降沿数据访问时间	21 ns(max)

AD7606 的转换流程如图 8 所示。




图 8 AD7606 转换流程

2.2 DMA 传输

DMA 全称为 Direct Memory Access, 也称为直接存储器访问^[17]。DMA 可以实现存储器与外设之间的数据传输或者存储器与存储器之间的数据传输。DMA 控制器可以实现将数据从一个地址空间复制到另一个地址空间。通常来说, 系统总线是由 CPU 管理的, 但是 DMA 方式的时候, 这些总线就由 DMA 控制器 0 接管, 因此 DMA 传输方式是 DMA 自主完成。在硬件方面, 设计一条固定通道来方便 RAM 和 IO 设备传输数据, 从而提高了 CPU 的效率, 图 9 为 DMA 传输流程^[18]。




图 9 DMA 传输流程

2.3 数据存储

初始化配置 EMMC 器件, 即需要对 EMMC 芯片进行识别、地址分配以及总线测试, 然后配置其工作模式。初始化完成后, 系统对 EMMC 设备发出擦除信号, 即系统发出命令, EMMC 接收到对起始地址、结束地址等擦除设置的命令, 擦除完成后发出擦除完成信号。此时擦除完成的信号发给 ARM, ARM 接收到擦除完成信号后, 在外部写使能有效的时候, 系统启动 EMMC 数据写操作。STM32H753 发送命令来设置写块长度, 再根据数据量的大小, 发送命令设置数据写块数, 接着发送命令设置写起始地址, 若反馈信号响应正确, 即表明数据写入正确。检测 EMMC 的编程状态可以通过查询命令完成, 存储流程如图 10 所示^[19], 其中 Ucmd 是程序执行状态的标识符, 可以控制程序跳转。

3 系统测试及分析

3.1 测试方法及步骤

本章对设计的采集系统的稳定性、精度和存储性能进




图 10 存储过程

行测试。具体为静态输入测试、动态输入测试和存储测试，采样率为 1 K。试验流程如图 11 所示。

对于静态和动态输入测试，采用外加模拟电压的方




图 11 测试流程

式，输入给采集系统。电路板留有插座接口，利用插座和对应的带线插头，将外部输入信号通过导线传入采集系统，并进行测试。其中静态测试是输入信号的值保持不变，来检验采集系统的稳定性；动态测试是输入变化的信号，来检验采集系统的精度。测试时使用 QT 上位机程序，实时监控并记录 128 路通道采集到的数据。

对于存储测试，系统运行结束后利用 BES 软件读取本次存储到的数据，计算帧头和误帧率来判断存储性能。

3.2 静态输入测试

静态输入用以验证采集的稳定性，外加 1.78 V 模拟电压，验证采集情况是否稳定。将 QT 监控到的数据绘制曲线，由于 128 路较多，不易同时监测，这里仅绘制出 8 个通道的数据来说明采集情况，分别选择第 1, 17, 33, …, 97 和第 113 路通道的数据，如图 12 所示，可以看出采集稳定，各通道数据稳定在 1.78 V，采集的误差保持在合理的 0.1% 左右，图 13 是通道 1 数据放大后观测的结果。




图 12 8 个通道静态输入测试结果




图 13 通道 1 数据

3.3 动态输入测试

在系统运行时,不断调节外加的模拟电压值,来验证采集系统的精度,系统运行后,外加电压从 0.7 V 逐渐升高至 5.0 V,步长为 0.10 V,共计 44 个测试点。绘制采集数据的曲线如图 14 所示,可以看出,每个测试点都稳定采集,局部放大图如图 15 所示。




图 14 动态输入测试结果




图 15 测试点放大图

如图 15 所示,局部放大后,观察到这 4 个采样点的数据分别为 2.195、2.295、2.395 和 2.495 V,相邻采样点差值分别为 0.10、0.10 和 0.10 V。由于相邻采样点的间隔是 0.10 V,因此这 4 个采样点位的误差均为 0 V,数据采集精确度较好。

3.4 存储测试

存储测试对存储数据的帧头、误帧率进行检验,验证

数据存储的正确性。

系统运行结束后,利用 BES 打开存储到的数据文件,数据协议的帧头是 55 AA。由于系统共有 128 路通道,每个通道有高位和低位 2 Byte,数据部分占有 256 Byte,此外还有 4 Byte 代表时间。因此帧长选择 262,以 16 进制显示,如图 16 所示,可以看到帧头记录完整。

0	55	AA	B0	01	0A	7F	FF	A1	B1	B2	1D	B0	67	B0	01	AF	FD	AF	B0	AF	F1	AB	69	AE	1D
1	55	AA	B0	01	0A	AC	55	AD	84	AD	55	AD	76	AD	55	AD	6E	AD	53	AD	6B	AD	64	AD	83
2	55	AA	B0	01	0A	AC	6E	AD	4F	AD	42	AD	6D	AD	52	AD	69	AD	54	AD	65	AD	65	AD	83
3	55	AA	B0	01	0A	AC	70	AD	4D	AD	41	AD	6C	AD	50	AD	68	AD	55	AD	62	AD	63	AD	82
4	55	AA	B0	01	0A	AC	8E	AD	4F	AD	3E	AD	67	AD	46	AD	61	AD	4F	AD	5E	AD	61	AD	82
5	55	AA	B0	01	0A	AC	9C	AD	47	AD	39	AD	69	AD	48	AD	62	AD	4B	AD	5C	AD	60	AD	80
6	55	AA	B0	01	0A	AC	6E	AD	4B	AD	3F	AD	66	AD	4A	AD	63	AD	4F	AD	5D	AD	60	AD	80
7	55	AA	B0	01	0A	7C	AD	4A	AD	40	AD	6A	AD	4F	AD	64	AD	50	AD	5D	AD	63	AD	83	
8	55	AA	B0	01	0A	8C	AD	4C	AD	43	AD	64	AD	4D	AD	65	AD	51	AD	63	AD	62	AD	83	
9	55	AA	B0	01	0A	AC	72	AD	4F	AD	44	AD	6E	AD	53	AD	68	AD	55	AD	66	AD	67	AD	86
10	55	AA	B0	01	0A	AC	72	AD	53	AD	45	AD	71	AD	52	AD	6A	AD	56	AD	64	AD	65	AD	85
11	55	AA	B0	01	0A	AC	74	AD	50	AD	46	AD	6E	AD	52	AD	6A	AD	56	AD	64	AD	66	AD	85
12	55	AA	B0	01	0A	71	AD	4E	AD	42	AD	6C	AD	50	AD	66	AD	53	AD	63	AD	63	AD	81	
13	55	AA	B0	01	0A	AC	71	AD	4D	AD	41	AD	6B	AD	4F	AD	66	AD	54	AD	60	AD	62	AD	82
14	55	AA	B0	01	0A	AC	6E	AD	4B	AD	3E	AD	67	AD	48	AD	64	AD	4F	AD	5B	AD	61	AD	81
15	55	AA	B0	01	0A	6E	AD	4C	AD	3D	AD	66	AD	4B	AD	61	AD	4B	AD	58	AD	60	AD	80	
16	55	AA	B0	01	0A	AC	6D	AD	49	AD	3E	AD	65	AD	4C	AD	62	AD	4F	AD	5E	AD	62	AD	82
17	55	AA	B0	01	0A	AC	6F	AD	4A	AD	3F	AD	6A	AD	4F	AD	64	AD	4D	AD	60	AD	62	AD	80
18	55	AA	B0	01	0A	AC	71	AD	4D	AD	41	AD	6C	AD	4E	AD	67	AD	52	AD	60	AD	64	AD	86
19	55	AA	B0	01	0A	AC	74	AD	4B	AD	45	AD	6D	AD	52	AD	6A	AD	56	AD	68	AD	68	AD	87
20	55	AA	B0	01	0A	AC	73	AD	52	AD	45	AD	70	AD	53	AD	69	AD	56	AD	65	AD	65	AD	85

图 16 帧头检验

接下来是对误帧率的检查,每一行表示一帧数据,由 3.1 节可知采样率为 1 K,即每行数据表示 1 ms 内采集到的数据,因此计算最后 4 列的时间即可得到本次存储的总帧数,并与左侧的行数进行比较,即可计算出误帧率。图 17 为定位到数据结尾处的状态图,尾行的时间 16 进制为 3816,转化为 10 进制是 14 358,表示帧数为 14 358 帧,左侧行数是从 0~14 357 行,共 14 358 行,和帧数一致,因此误帧率为 0,存储正确。




图 17 误帧率检验

4 结 论

该多路数据采集系统以 ARM Cortex-M 系列的 STM32H753 芯片为核心,连接了 ADC 芯片 AD7606、开关采样芯片 ADG1206 和 NANDFLASH 大容量存储芯片。其中 ADG1206 和 AD7606 的组合提升了多通道数据采集的同步性能,使用 DMA 传输保证了数据传输的稳定高效。在系统测试部分,通过静态输入测试了系统多通道采集的稳定性;通过动态输入测试了系统的采集精度;通过记录帧头和计算误帧率,测试了系统的存储性能。经计算和检验,系统的稳定性、采样精度和存储功能均正常。因此,多

路采集系统运行正常,系统设计正确,可为后续的系统升级和深入研究打下一定的基础。

参考文献

- [1] 王晓楠. 弹载多通道数据采集系统的研究[D]. 太原: 中北大学, 2018; 3-5.
- [2] 杨亚兰. 静态随机存取存储器设计与实现关键技术研究[D]. 成都: 电子科技大学, 2011; 7-8.
- [3] 田慧, 管雪元, 姜博文. 基于 Zynq 的数据采集系统的研究与设计[J]. 电子测量技术, 2019, 42(2): 135-141.
- [4] 崔琪, 顾金良, 刘庆国, 等. 基于 DSP+FPGA 的高速数据采集系统的设计[J]. 国外电子测量技术, 2020, 39(1): 99-104.
- [5] 张彤, 周芝梅, 赵东艳, 等. 即时加速非对齐数据传输的 dma 设计方法[J]. 电子测量技术, 2017, 40(12): 54-58.
- [6] 秦天柱, 张伟刚, 瞿少成. 基于 Modbus 协议的多路数据采集器[J]. 电子测量技术, 2017, 40(11): 175-178.
- [7] 胡惠. 多通道超高速数据采集与记录系统的设计与实现[D]. 南京: 南京理工大学, 2010; 15-18.
- [8] DOBAI R, SEKANINA L. Towards evolvable systems based on the Xilinx Zynq platform [C]. IEEE International Conference on Evolvable Systems, 2013: 89-95.
- [9] 杨扩军, 田书林, 蒋俊, 等. 基于 TIADC 的 20GS/s 高速数据采集系统[J]. 仪器仪表学报, 2014, 35(4): 841-849.
- [10] PATLE K, DAHIKAR P, ROKDE K. Design and implementation of ARM based advanced industrial control and data acquisition with wireless LAN monitoring[J]. Journal of Embedded Systems, 2015, 3(1): 16-20.
- [11] 陶海军, 张一鸣, 曾志辉. 基于 AD7606 的多通道数据采集系统设计[J]. 工矿自动化, 2013, 39(12): 110-113.
- [12] 何文涛. 基于 PCI 总线数据采集系统的研究与设计[D]. 大连: 大连理工大学, 2011; 23-26.
- [13] 张伟兴. 多频医学电阻抗成像数据采集电路的设计[D]. 上海: 上海交通大学, 2013; 15-18.
- [14] 方博. 基于 cMMC 的硬件电路设计及模型验证[D]. 杭州: 杭州电子科技大学, 2017; 22-23.
- [15] 徐信, 陈聪. 基于 STM32 的无人机飞行器设计[J]. 信息通信, 2018(12): 128-130.
- [16] 孙巍, 韩梅, 王超, 等. Zynq-7000 水声信号采集存储系统设计与实现[J]. 电子测量技术, 2018, 41(22): 118-121.
- [17] 张东旭. 基于 FPGA 和 ARM 的超声波高速数据采集卡的设计[D]. 西安: 西安理工大学, 2020; 20-25.
- [18] 陈源林, 孙尚民, 许西宁. 基于 FPGA 和 STM32 的多通道超声信号同步采集系统设计[J]. 电子测量技术, 2017, 40(11): 142-147.
- [19] 贾世海, 李沛玉, 胡守扬, 等. 基于 Qt 框架的 APV25 数据采集系统研究[J]. 原子能科学技术, 2020, 54(6): 1041-1046.

作者简介

- 赵一帆, 硕士, 主要研究方向为测试计量技术及仪器。
E-mail: 282401596@qq.com
- 管雪元, 副研究员, 主要研究方向为测试计量技术及仪器。
E-mail: njust_gxy@163.com