高速IC测试系统的信号完整性设计
DOI:
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TN407

基金项目:


Signal integrity design for IC test systems
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    随着高速数字电路如专用集成电路AISC、片上系统SOC和超高速混合信号处理电路ADC、DAC等集成电路数字端口的数据率提升,被测集成电路的电参数测试过程中常受到测试系统信号完整性问题的影响,导致实测电参数结果与其实际性能有较大差异。为了更真实的反映被测器件(DUT)的电性能,提出了通过仿真和结合良好的PCB设计来解决测试系统信号完整性问题的方法,分析并解决了测试系统信号完整性仿真中模型不完善的相关问题。通过对一款DUT测试系统的信号完整性设计和测试,验证了设计方法和建模的有效性。

    Abstract:

    With the data rate of digital ports is improved, the electrical specifications of the high-speed device under test (DUT)as AISC、SOC、ADC and DAC are severely affected by the test system’s signal integrity problem in the test. The test system’s Signal Integrity problem can leads to the difference between measurement results and actual electrical specifications. This paper proposed a method to avoid the signal integrity problem of test system by simulation and combined with good PCB design, analyzed and solved the problem of imperfect model. Through the signal integrity designing of a DUT test system and testing, verified the design method and modeling is validated.

    参考文献
    相似文献
    引证文献
引用本文

黄成,夏军,刘成汉,叶达.高速IC测试系统的信号完整性设计[J].电子测量技术,2019,42(3):84-87

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2021-07-20
  • 出版日期:
文章二维码